社会动态-"亚洲砖码砖专无区2023"-台积电拿下决定性战役

台积电拿下决定性战役_ZA亚洲砖码砖专无区2023KER新闻

笔者注意到，事发前一天，齐齐哈尔第三十四中学微信公众号发布推文，学校女子排球队代表齐齐哈尔市参加比赛，荣获黑龙江省第十八届学生运动会排球比赛亚军。目前该推文仍然存在。一位刚从学校毕业的学生透露，该体育馆平时也有女排学生参加训练和比赛。

出品 | 虎嗅科技组作者 | 丸都山编辑 | 苗正卿头图 | 视觉中国在 2nn 工艺制程的决战上，台积电又一次跑到了前面。12 月 6 日，据中国台湾媒体《经济日报》报道，台积电已在新竹县的宝山工厂完成 2nm 制程晶圆的试生产工作。据悉，此次试生产的良品率高达 60%，大幅超越了公司内部的预期目标。值得一提的是，按照台积电董事长魏哲家曾在三季度法说会上的表态，2nm 制程的市场需求巨大，客户订单未来可能会多于 3nm 制程。从目前已知信息来看，台积电已经规划了新竹、高雄两地的至少四座工厂用于 2nm 制程的生产，在满产状态下，四座工厂在 2026 年年初的 2nm 总产能将达 12 万片晶圆。在三星工艺开发受挫，英特尔代工业务前途未卜的背景下，台积电在芯片代工行业中，已经取得压倒性优势。路线押对了自芯片代工行业进入先进制程后，2nm 的节点就被普遍认为是 " 决战节点 "。它的特殊性在于，过去各家早已得心应手的 "FinFET 架构 " 在这个尺度下已经开始失效，CMOS 器件与生俱来的 " 短沟道效应 " 又一次被暴露出来。这里需要补充一个知识点：我们常说的 14nm、7nm 工艺节点实际指的是晶体管导电沟道的长度（由于沟道长度不容易被观测，业界通常用更加直观且接近的栅极长度代指工艺节点）。CMOS 器件功能越复杂，晶体管的密度就会越大，这就必然需要沟道长度越来越小。可问题是，随着沟道长度的缩短，沟道管中的源极和漏极的距离也会越来越短，因此栅极很难再保证对沟道的控制能力，也意味着栅极电压夹断沟道的难度变大，即产生短沟道效应，从而出现严重的电流泄露。为了解决这个问题，华人科学家胡正明在 1999 年提出了 " 鳍式场效应晶体管 " 架构，也就是 FinFET。在这个结构中，栅门被设计成了类似鱼鳍状的 3D 结构，能够让晶体管沟道长度减少的同时，大幅减少电流泄露的问题。FinFET 架构的出现，让摩尔定律被续命将近 20 年，直到进入 5nm 工艺制程后，该架构也开始逐渐失效。由此，GAAFET 架构又被提出来。与前者相比，GAAFET 架构相当于将栅极的鳍片旋转 90 °，然后再在垂直方向上分成了多条鳍片，来增加其与沟道的接触面积。FinFET 架构与 GAA 架构的区别，三星半导体代工论坛这条技术路线得到了业内的广泛认可，但却让代工难度呈指数级上升。因此，当台积电在开发 3nm 工艺制程时，并没有急于改用 GAAFET 架构，而是继续选择在 FinFET 结构上缝缝补补。应该说，台积电的技术还是非常过硬的，从苹果的 A17 芯片算起，过去两年所有使用台积电 3nm 工艺代工的芯片都没有出现明显的发热或是高功耗的问题。与此同时，由于 FinFET 工艺非常成熟，台积电所有从事 3nm 代工的产线，其良率都能达到 80% 以上，甚至逼近 90%。相比于台积电的保守，三星则选择了 " 一步到位 "，直接在 3nm 工艺节点上就改用 GAAFET 架构。但由于开发难度过大且时间紧迫，其 3nm 试生产的良率不足 20%，根本无法满足量产需求。这也直接导致了，台积电几乎包揽了全球的 3nm 芯片产能，其三季度财报显示，台积电期内的营收达到 235.04 亿美元，同比增长 36.27%；净利润达到 100.63 亿美元，同比增长 50.18%。在 3nm 工艺代工赚得盘满钵满后，台积电在 2nm 工艺上的开发更加游刃有余。这也很好解释了，为什么让三星跌跟头 GAAFET 架构，台积电在试生产时，甚至可以拿出优于预期的表现。台积电还有对手吗？按照台积电此前公布的路线图，在相同功耗下，采用 N2 工艺的芯片在性能上将比 N3E（第二代 3nm 工艺）提升 10%-15%。虽然听起来提升有限，但台积电也提到过，在相同性能下，N2 工艺的芯片将比 N3E 功耗降低 25%-30%，这对于消费电子芯片厂商，尤其是 SoC 的设计厂商，吸引力无疑是巨大的。不过，2nm 工艺的代工价格大概率也会非常贵，而且是普通消费者都能感知到的贵。根据中国台湾媒体的预测，台积电 2nm 单片晶圆的代工价格可能会高达 3 万美元，相比之下，4nm 工艺单片晶圆的价格为 1.5 万美元，3nm 工艺单片晶圆的价格为 1.85 万美元。这还没有考虑到芯片设计厂商的研发及流片成本。过去在 28nm 时代，芯片研发费用大概是 5000 万美元，推进到 16nm 时则被提到到 1 亿美元，再到 5nm 时，这项费用已经达到 5.5 亿美元。预计 2nm 芯片的研发费用，可能高达数十亿美元。可以预见的是，这些成本终将转移到消费者头上。2nm 芯片的价格如此高昂，一方面是因为各个环节的成本都在上升，另一方面也是因为台积电在芯片代工行业中，已经形成了事实上的垄断。仅在今年，台积电便两次提高其代工费用，不仅是对 3nm 工艺制程，甚至早已成熟、成本理应下降的 5nm 工艺制程的价格亦被提高 4%-10%。那么在进入 2nm 工艺时代后，行业内还有能掣肘台积电的力量吗？三星电子方面，这家公司在 3nm 工艺制程上跌了个大跟头后，立志要在 2nm 工艺制程上完成追赶。此前业内就有传闻称，三星电子已经有暂停 3nm 工艺开发，全力 "All in"2nm 工艺的打算。考虑到其位于华城的 S3 产线，在还未正式量产 3nm 晶圆前，就开始计划将设备升级为 2nm 工艺的配套设备，这种说法可能并非空穴来风。但按照三星电子的规划，其 2nm 产能至少要到 2027 年才能量产。另一边的英特尔，虽然已经完成 18A 工艺（等效 2nm）的试生产工作，但被曝良率过低，且公司正处于动荡期，量产时间也是遥遥无期。以此来看，在 2nm 工艺制程的开发上，台积电的竞争对手目前仍难以望其项背，而对于下游厂商来说，未来相当长的一段时间内，只能默默承受台积电的加价。